(1) आयडी आणि चॅनेलवर vGS चा नियंत्रण प्रभाव
① vGS चे केस=0
हे पाहिले जाऊ शकते की वर्धित-मोडच्या ड्रेन डी आणि स्त्रोत s दरम्यान दोन बॅक-टू-बॅक पीएन जंक्शन आहेत.MOSFET.
जेव्हा गेट-स्रोत व्होल्टेज vGS=0, जरी ड्रेन-स्रोत व्होल्टेज vDS जोडला, आणि vDS च्या ध्रुवीयतेकडे दुर्लक्ष करून, उलट पक्षपाती स्थितीत नेहमी PN जंक्शन असते. ड्रेन आणि स्त्रोत यांच्यामध्ये कोणतेही प्रवाहकीय चॅनेल नाही, म्हणून यावेळी ड्रेन वर्तमान ID≈0.
② vGS>0 चे केस
vGS>0 असल्यास, गेट आणि सब्सट्रेट दरम्यान SiO2 इन्सुलेट लेयरमध्ये इलेक्ट्रिक फील्ड तयार होते. विद्युत क्षेत्राची दिशा अर्धसंवाहक पृष्ठभागावरील गेटपासून सब्सट्रेटकडे निर्देशित केलेल्या विद्युत क्षेत्रास लंब आहे. हे विद्युत क्षेत्र छिद्रांना दूर करते आणि इलेक्ट्रॉन आकर्षित करते. रिपेलिंग होल: गेटजवळील पी-टाइप सब्सट्रेटमधील छिद्रे मागे टाकली जातात, ज्यामुळे अचल स्वीकारणारे आयन (नकारात्मक आयन) कमी होतात. इलेक्ट्रॉन आकर्षित करा: पी-प्रकारच्या सब्सट्रेटमधील इलेक्ट्रॉन (अल्पसंख्याक वाहक) थर पृष्ठभागाकडे आकर्षित होतात.
(२) प्रवाहकीय वाहिनीची निर्मिती:
जेव्हा व्हीजीएस मूल्य लहान असते आणि इलेक्ट्रॉन आकर्षित करण्याची क्षमता मजबूत नसते, तेव्हा ड्रेन आणि स्त्रोत यांच्यामध्ये कोणतेही प्रवाहकीय वाहिनी नसते. व्हीजीएस जसजसा वाढत जातो, तसतसे अधिक इलेक्ट्रॉन पी सब्सट्रेटच्या पृष्ठभागाच्या थराकडे आकर्षित होतात. जेव्हा vGS ठराविक मूल्यापर्यंत पोहोचते, तेव्हा हे इलेक्ट्रॉन गेटजवळील P सब्सट्रेटच्या पृष्ठभागावर एक N-प्रकार पातळ थर तयार करतात आणि दोन N+ क्षेत्रांशी जोडलेले असतात, ज्यामुळे निचरा आणि स्त्रोत यांच्यामध्ये N-प्रकारचे प्रवाहकीय चॅनल तयार होते. त्याची चालकता प्रकार पी सब्सट्रेटच्या विरुद्ध आहे, म्हणून त्याला उलटा थर देखील म्हणतात. व्हीजीएस जितका मोठा असेल, अर्धसंवाहक पृष्ठभागावर कार्य करणारे विद्युत क्षेत्र जितके मजबूत असेल तितके जास्त इलेक्ट्रॉन पी सब्सट्रेटच्या पृष्ठभागावर आकर्षित होतात, प्रवाहकीय वाहिनी जितकी जाड असेल आणि चॅनेलची प्रतिकारशक्ती कमी असेल. जेव्हा चॅनेल तयार होण्यास सुरुवात होते तेव्हा गेट-स्रोत व्होल्टेजला टर्न-ऑन व्होल्टेज म्हणतात, जे VT द्वारे प्रस्तुत केले जाते.
दएन-चॅनेल MOSFETवर चर्चा केलेली व्हीजीएस < व्हीटी आणि ट्यूब कट ऑफ स्थितीत असताना प्रवाहकीय वाहिनी तयार करू शकत नाही. केवळ vGS≥VT चॅनेल तयार केले जाऊ शकते. या प्रकारचीMOSFETजेव्हा vGS≥VT ला एन्हांसमेंट-मोड म्हणतात तेव्हा ते एक प्रवाहकीय चॅनेल तयार केले पाहिजेMOSFET. चॅनेल तयार झाल्यानंतर, ड्रेन आणि स्त्रोत दरम्यान फॉरवर्ड व्होल्टेज vDS लागू केल्यावर ड्रेन करंट तयार होतो. ID वर vDS चा प्रभाव, जेव्हा vGS>VT आणि एक विशिष्ट मूल्य असते, तेव्हा प्रवाहकीय चॅनेल आणि वर्तमान ID वर ड्रेन-स्रोत व्होल्टेज vDS चा प्रभाव जंक्शन फील्ड इफेक्ट ट्रान्झिस्टर सारखाच असतो. चॅनेलच्या बाजूने ड्रेन करंट आयडीद्वारे व्युत्पन्न व्होल्टेज ड्रॉपमुळे चॅनेलमधील प्रत्येक बिंदू आणि गेटमधील व्होल्टेज यापुढे समान राहत नाहीत. स्त्रोताच्या जवळ असलेल्या शेवटी व्होल्टेज सर्वात मोठे आहे, जेथे चॅनेल सर्वात जाड आहे. ड्रेनच्या टोकावरील व्होल्टेज सर्वात लहान आहे आणि त्याचे मूल्य VGD=vGS-vDS आहे, म्हणून चॅनेल येथे सर्वात पातळ आहे. पण जेव्हा vDS लहान असते (vDS
पोस्ट वेळ: नोव्हेंबर-12-2023
